Le T3E combine une architecture sophistiquée intégrant des composants CMOS conçus par CRAY Research et le microprocesseur RISC DEC Alpha EV5, dont la performance de crête est de 600 MFlops. Un point important réside dans le fait que le CRAY T3E intégrera les nouvelles générations de microprocesseurs DEC Alpha au fur et à mesure de leur disponibilité, et qu'il sera possible, dans un même système, d'utiliser des microprocesseurs de vitesse différente.

Le système est commercialisé dans des configurations allant de 16 à 2048 processeurs en deux versions: refroidies à l'air et à l'eau. Suivant les configurations, la taille mémoire varie de 1 GB à 4 TB, avec un débit d'entrées-sorties de 1 à 128 GB/sec, avec une performance de crête pouvant aller jusqu'à 1.2 TFlops.

Le réseau de communication est un tore 3D offrant par PE des performances multipliées par 6 comparées à celle du T3D. Il faut signaler également que le T3E est un système autonome, qui ne nécessite pas de machine frontale. Plus de 20 commandes ont deja été passées, dont 4 par des sites européens proches de nous: Cineca (Italie), KFA (Allemagne), IDRIS-CNRS et CEA-DAM(France). La première machine devrait être livrée début 96 au Pittsburgh Supercomputing Center, un de nos partenaires PATP.

Les personnes intéressées peuvent s'adresser au centre PATP au Parc Scientifique pour obtenir des renseignements complémentaires.

retour au sommaire des FI 95
	FI-10 du 19.12.95